Virtuoso Variation Option

主要优点

让你简单地选择你的任务（例如，合格率验证）或统计边界条件的创建，以及指定您的目标sigma要求，轻松完成所需的分析
提供高合格率的估计能力，在 4 -，5 -，或 6-sigma 水平检查你的设计的外部边界
提供先进的统计样本排序，大大提高了统计仿真的性能，在16nm以下FinFET技术有额外的速度提升
提供失配贡献分析和统计敏感性分析，在一个统计仿真中找出影响比较大的器件
根据3-sigma统计抽样，可以方便地用单步创建差的边界条件

Cadence® Virtuoso ADE® Variation Option 延伸了 Cadence 的 Virtuoso ADE Assembler 和 Virtuoso ADE Verifier 的统计变化分析能力，可对任何设计进行更复杂的统计分析。这一技术也可用于先进工艺节点上的设计。

统计样本排序

直接解决与3-sigma设计相关的重大挑战，尤其是在一个先进的工艺节点或低压Vdd。通过重新对样本排序，首先仿真坏情况的样本，Virtuoso ADE Variation Option 提供了一个统计方法来有效地验证电路的合格率或创建边界条件。该方法与主要代工厂合作开发，对16nm及以下的FinFET技术有额外的加速。

为 4 -，5 -，或 6-sigma分析而打造的高合格率估计

对于有很高产量的器件（如，存储器件），或当设备失效是不可接受的（如，汽车安全或医疗设备），使得测试电路是必须的时候，参数化高合格率估计往往被要求。Virtuoso ADE Variation Option 提供两种仿真方法以符合您的需求和条件：

Scaled-sigma Sampling（SSS）：这是推荐的统计方法，它在扩大的标准差基础上产生样本，对于非线性行为比WCD更准确，当有大量的统计参数和规格时，这个方法更有效。
Worst-case distance（WCD）：这种统计方法定义了在工艺/失配参数空间从标称点到规范边界的短距离。WCD通常对每个规格需要100次仿真，适合有少量的规格/参数需要监控/改变的设计。