• Cadence Sip Digital Architect XL

    Cadence SiP Digital Architect XL提供了从芯片到SiP基板到目标PCB系统的协同设计的方法进行前期设计勘探、评估和权衡的环境。它允许项目架构师和设计团队能够迅速地输入和管理SiP设计的逻辑连接,也就是通常所说的原理图设计。它的系统连接管理器(System Connectivity Manager),允许快速地捕获设计连接,包括所导入的硅片Verilog网表和提供完整的SiP设计中PCB封装模型的接口。对于混合信号设计,模拟/混合信号的子电路模块可以从Virtuoso环境中导入。基于电子表格的接口提供了一个高效的方法去创建、导入、管理和验证整个SiP系统的逻辑连接。

    3 2021-08-18
  • Allegro Package Designer Plus

    Cadence Allegro Package Designer Plus提供了一个完整的原理图驱动的封装基板布局布线环境。用于FlipChip,Wirebonding,SiP 模块等多种形式的封装物理设计。这包括基板布局和布线,芯片、基板和系统级别上最终的连接优化,生产准备,全面的设计验证和流片。

    19 2021-08-18
  • Allegro Package Designer Plus Sip Layout Option

    为了实现复杂多芯片在基板上的构造,优化和验证,Cadence通过整合APD+软件中的概念,推出了SiP Option功能模块,简化了多个芯片集成在单个基板上的设计流程 ,提供了高性能复杂的系统级封装设计的解决方案,设计师只需要在掌握APD+的基础上,更多的去掌握多芯片,高性能的SiP设计流程,工艺和操作规范,这样极大的缩短了学习新软件的时间,提高设计效率。

    4 2021-08-18

产品中心