全功能高性能仿真器

       UniVista Simulator Plus（简称“UVS+”）是下一代全功能高性能仿真器。基于前代UVS架构深度重构，融合创新算法与国产化技术栈，全面支持Verilog、SystemVerilog、UVM、SDF等主流标准及验证方法学，并支持UPF、SystemC、数模混仿、X-prop等高阶功能，提供从RTL到门级、数模混合到低功耗验证的全流程解决方案。实测性能比肩国际领先工具，能够全方位、深层次地覆盖从模块级到超大规模SoC系统级的验证需求，为芯片设计企业提供坚实可靠的技术支撑。

产品特点：

• 全功能支持覆盖

○ Verilog（IEEE Std 1364-2005），SystemVerilog（IEEE Std 1800-2017），UVM1.1/1.2,SystemC；

○ DPI/VPI；

○ RTL行为级与Gate门级仿真，支持SDF（IEEE Std 1497-2004）；

○ UPF（IEEE Std 1801）低功耗仿真；

○ SystemVerilog Assertion；

○ AMS数模混合信号仿真；

○ SystemVerilog Constraints以及变量随机；

○ Coverage：Code Coverage（line、condition、FSM等）、SVA、Function（包括covergroup、Cross Coverage等）,以及相关的合并/分析/config等；

○ IP加密；

○ 基础Lint功能；

• 灵活的仿真解决方案：

○ 支持灵活的1-step，2-step，3-step流程；

○ 命令行交互模式（Command line interface）；

○ 支持寄存器（Register）&存储器（Memory）初始化；

○ Deposit/Force/Release valueo； 

○ X/Z check，X propagation；

○ 支持Wave Replay；

• 灵活的服务器支持：

○ 支持x86和ARM服务器；

• 高性能的仿真引擎：

○ 高性能波形生成：自主知识产权USDB波形格式；

○ 高性能变量随机求解器；

○ 高速高效的验证覆盖率生成与调试：自主知识产权UCDB格式。

○ 高性能断言仿真引擎；

○ 高性能并行编译技术；

○ Simulation Profiling；

• 强大灵活的配套调试工具：Univista Debugger（UVD）：

○ 高速、流畅、易用；

○ 支持仿真动态交互式调试与仿真后调试功能；

○ 跨工具的开放平台；

○ 强大的DUT与UVM Testbench调试功能；

○ 智能调试追踪

○ 统一的验证覆盖率调试与功能调试平台；

• 完善的验证生态体系：

       成功的验证流程实施关键需要完整的方法学、工具与解决方案支撑。随着芯片系统复杂度的提升，软件与硬件结合的整体系统级协同验证也成为当下SoC设计验证必须考虑的重要步骤。支持系统级验证的平台除了传统的RTL仿真器之外，虚拟原型技术，快速物理原型以及大容量高吞吐率的Emulator验证平台也扮演着举足轻重的作用。同时自动化的基于断言及模型检查的形式验证工具，在覆盖率收敛与验证效率上为验证工程师提供了更为丰富便捷的有效手段。合见工软提供完整的验证全流程工具链，帮助用户更高速高效地完成项目收敛。

      作为专业的集成电路设计解决方案供应商，合见工软也会利用自己丰富的项目经验知识积累与技术市场专家团队，提供高质量的验证咨询服务，以满足不同类型客户在芯片验证方面的需求，帮助确保客户项目成功。