版本更新 I 2022 Allegro DesignTrue DFM SPB 17.4 新增功能实例详解丨DFM 设计

封装设计亮点——#3 DFM 设计

Cadence DesignTrue DFM 设计技术为业界首款实时、在线的可制造性设计（Design for Manufacturing, DFM）解决方案， 这一创新技术，集成到Cadence Allegro PCB Editor和Allegro Package Designer Plus中，使设计工程师能够在制造验收之前立即识别并纠正错误。 通过错误的早期发现，设计团队可以减少返工、缩短设计周期、加快新产品开发和上市流程。

不同于以批处理模式运行 DFM 检查的传统制造验收工具，Allegro DesignTrue DFM 技术在设计时提供了实时、在线的设计反馈，消除了设计工程师和 DFM 检验团队之间令人沮丧、耗费时间的设计-验证-修复迭代这一重复劳动过程。到了 DFM 验收节点，设计者能确保他们的设计与制造规则的要求一致，让设计和制造两个环节平滑、高效地衔接。

Allegro DesignTrue DFM 技术与 Allegro 经过验证的、目前用于电气、物理和空间规则的约束驱动设计流程和在线检验解决方案相一致，可以实时检查诸如走线、焊盘、过孔等铜材料与板边和其他铜材料的间距，支持 DFM 规则的导入和导出，并提供 2000 多个高级检查项目，以确保设计的可制造性。此外，它还采用了一种全新的、更为易用的 DRC 浏览器，能够一次性处理同一类错误。

自 Allegro DesignTrue DFM 技术推出以来，一直在进行功能性增强，使其变得更加全面和易用。在本次SPB 17.4 QIR4 版本更新中，更是增加了 Package to Package 的区域 DFA 规则，并且扩展、增强了相同网络过孔 DFM 检查功能。

DesignTrue DFM 正在被越来越多的客户使用，Cadence 致力于使其成为业内实时 DFM 检查工具，因此非常重视收集客户在实际应用中给出的建议，其中反馈比较多的一个是根据区域指定不同的 DFA 检查规则。因此，SPB 17.4 QIR4 版本引入了DFA 区域检查规则。

用户现在可以在其设计中添加基于 DFA 规则的区域，以考虑由于机械约束或电压要求而产生的不同布局要求。设计人员可以为整个设计设置默认器件间距 (DFA) 规则，还可以在设计中创建一个区域(或多个区域)，然后对该区域(或多个区域)应用一组新的DFA间距规则。举个例子，在电路板的一般区域，器件之间的距离可以很近，比如 20mil，但在高电压区域，器件之间的距离需要 50mil。现在可以使用新的 DFA 区域规则来完成这一点。

下方视频展示了通过 DFA 添加 Package to Package 区域规则选项的使用效果：

建议在WIFI环境下观看，并注意调整音量

SPB17.4 QIR4 版本增强了相同网络过孔检查功能：

• 新的相同网络过孔焊盘检查

  • 通孔焊盘到通孔焊盘

  • 盲埋孔焊盘到盲埋孔焊盘

     

• 新的相同网络过孔 Hole 检查

  • 通孔 hole 到通孔 hole

  • 盲埋孔 hole 到盲埋孔 hole

     

• 已有的微孔相同网络检查项移到该窗口下，与通孔、盲埋孔统一设置和管理

• 检查功能应用于起始层/终止层的定义都相同的过孔之间

•  

建议在WIFI环境下观看，并注意调整音量