Palladium Z1 企业级硬件仿真系统
主要优点
-
企业级可靠性和可扩展性，具有5倍以上的硬件仿真吞吐量
-
通过高级虚拟目标重定位和作业重整功能提高资源利用率
-
通过基于机架的刀片架构减少了92％的占用空间
-
验证已成为SoC开发中的大挑战。然而，传统的验证工具没有跟上SoC和ASIC设计尺寸和复杂性增长的速度。仿真器随着RTL和门设计尺寸的增加而减慢，从而延迟了系统集成，并延长了整个验证周期。
作为业界先进数据中心级仿真系统，Palladium® Z1 平台能够加速SoC、子系统和IP模块的验证以及系统级验证，弥补了验证生产力差距。
与上一代相比，集成仿真加速和硬件仿真技术的平台可提供比接近的竞争对手高出5倍的硬件仿真吞吐量，平均提高2.5倍的工作负载效率。
易于管理和扩展的平台
- 针对不同工作负载编译数据库，在单个工作站上编译时间高达140MG
- 分配尽可能多的工作负载
- 根据优先级运行工作负载
- 调试流片前后的发现的缺陷
智能化硬件仿真资源的利用
Palladium Z1平台管理硬件仿真资源的方式可以节省您的时间和精力。平台的虚拟目标重定位功能以及高级作业整形分配，通过允许有效载荷在运行时分配到可用资源中来避免重新编译。该平台可执行多达2304个并行作业，具有400万个门的粒度，并可扩展到92亿个门。
与 Palladium XP II 环境相比，新平台提供了降低了高达44％的功率密度，使得每个仿真周期的功耗降低三倍或更多，由此得到更多的优点：
- 平均提高2.5倍系统利用率和并行用户数
- 高达5倍的硬件仿真吞吐量
- 每小时可达140MG的编译次数
- 卓越的调试深度和上传速度
与 Palladium XP II 平台相比，其基于机架的刀片架构使占用空间减小了92％，门密度提高了8倍。基于 Palladium Z1 处理器的计算引擎还采用大规模并行处理，与接近的竞争对手相比，提供了4倍用户粒度。
功能特性
- 基于处理器的计算引擎和 Verification Xccelerator Emulator（VXE）软件提供高达2倍以上的编译速度，运行更高性能的验证，并支持灵活的新使用模型
- 虚拟验证机（VVM）支持交互式离线调试
- Cadence Incisive® 仿真器用户可以从仿真热插拔到加速，无需重新编译
- 通过快速、自动化、智能编译器实现快速启动
- 利用全面的 Cadence SpeedBridge® 适配器产品组合和加速验证IP，实现快速的系统级开发
- 通过与 Cadence Joules™ RTL 电源解决方案的互操作，实现动态电源分析和验证
- 支持 USB 和 PCI Express® 的预认证和配置的硬件仿真开发套件（EDK）产品组合，用于快速驱动程序开发和设计验证
- 支持覆盖率和度量驱动的验证
- 支持早期硬件/软件验证设计的混合环境，和采用完全验证和重用方法学的嵌入式测试台
- 使用 Cadence Stratus™ High-Level Synthesis（HLS）提供的高级综合，您可以将高级抽象模型集成到系统验证环境
- 支持使用 Cadence Perspec™ System Verifier 进行基于案例的验证，可减少复杂的系统级覆盖率驱动测试的开发时间
