Virtuoso Schematic Editor

关键特性

对常见任务加速5倍
便于对多个条件下多个测试的开发，以根据目标规范验证设计的性能
允许高级用户使用用户可编程的绑定键和对象敏感弹出菜单快速执行命令，这些菜单显示相关操作
允许向原理图添加设计约束，以保持一致性，并保留设计者对关键设计的意图（XL）
通过使用原理图模块创建Verilog wreal模型，加速仿真
通过简化用户界面（采用 Cadence Power Format 或 CPF）轻松开发模拟和定制数字组件的低功耗模型

Cadence®Virtuoso®原理图编辑器提供了许多功能，包括设计助手，便于快速、轻松地进行设计输入，可将常见任务的速度提高5倍。良好定义的元件库允许在门级和晶体管级更快地设计，先进的布线能力进一步有助于连接各个器件。对于更大和更复杂的设计，Virtuoso原理图编辑器不仅支持多页设计，而且提供了层次化设计的能力，对所使用的层数没有限制。层次编辑器能方便地遍历分层设计，并自动确保所有连线在整个设计中保持精确连接。