Sigrity PowerSI

为了帮助用户解决同步开关噪声(SSN)、信号耦合、目标电压水平等设计挑战,Cadence® Sigrity PowerSI®技术为整体的IC封装/ PCB 设计提供快速、精准、详尽的电气分析。该技术不仅可用于layout之前,生成电源完整性(PI)和信号完整性 (SI) 设计规则;也可用于 layout 之后,验证性能、改进设计,而无需物理原型样品。

 

使用 Sigrity PowerSI 技术,用户能更容易地通过广泛研究,识别走线和过孔的耦合问题、同步开关输出引发的电源/接地波动问题、以及设计区域低于或高于目标电压等问题。此外,PowerSI 允许用户提取与频率相关的网络参数模型 ,可视化复杂空间关系。

 

img1

 

主要功能:

  • 通过AC分析评估地平面电压的分布情况
  • 建立IC封装和电路板的供电网络(PDN)准则
  • 评估几何图形间的电磁耦合,以更好地完成元件、过孔和去耦电容的布局
  • 提取与频率相关的 SZY 参数,用于最后的时域 SSN 仿真的封装和电路板建模
  • 通过呈现近场定量,来预测能量的泄漏
  • 评估去电容策略并验证布局影响,以实现宽带建模,包括精确的DC性能特征(专利申请中)
  • 无缝集成3D解决方案,适用于IC封装和电路板
  • 分布式计算选项能加速分析时间(需要额外的许可证)
  • 强力支持 HSPICE工作流程
  • 已针对 Cadence SiP Layout Allegro® Package Designer   Allegro PCB Designer 流程进行优化
  • 可用于 MentorZuken  Altium 流程,稳定可靠,并且接受混合 CAD 数据库,适用于需要支持多结构设计的情况
  • 快速且精准的信号/电源完整性和设计阶段的EMI分析,S参数模型提取和频域仿真
  • 经过验证的成熟技术,支持大型电路设计分析
  • 能连接 Cadence 和其它供应商的 layout 数据库

 

产品中心