版图验证

Virtuoso DFM

Cadence® Virtuoso® DFM 使设计人员能够准确评估物理和电气可变性，确保定制和混合信号设计、库和IP的可制造性，而无需离开 Virtuoso Layout Suite 环境。

Virtuoso DFM 保留设计意图（如电气约束），确保通过精确抽象快速收敛于设计目标，并通过接近线性的可伸缩性和自动修复错误提供高度收敛的结果。这使工程师能够实现“设计即正确”流程，以便他们可以高效地和可预测地实现与多个代工合作伙伴的前沿设计的流片。

넶47 2018-05-11
Assura 物理验证

Cadence® Assura® Physical Verification 通过同一组设计规则支持交互和批处理操作模式。该工具使用层次化和多处理来快速、有效地识别和校正设计规则错误。独特的模式检查功能支持简单规则的开发和难写规则的维护。只要有代工厂规制文件，Assura物理验证都能支持。

Assura物理验证缩短了整体验证时间，因为它包含了快速直观的调试功能，集成在Virtuoso®环境中的。它有助于原理图到版图的交叉探测，并结合了修复、提取和比较错误的技术。交互式短路定位器加速短路的识别和修复。 Assura物理验证还提供了基于晶体管的 Cadence Quantus™ QRC 提取解决方案的即插即用集成。

넶71 2018-05-11
Virtuoso 集成物理验证系统

在先进工艺节点，传统设计规则检查（DRC）不会为版图验证进行缩放，Cadence® Virtuoso® 集成物理验证系统（IPVS）对此做了重要改进。

为了弥合定制实现和物理验证工具之间的差距并提高生产率，Virtuoso IPVS提供即时签核DRC检查，以指导设计人员执行“构建即正确”的流程。 Virtuoso IPVS以互动“即时”模式，将代工厂认证的PVS DRC规则集成到Virtuoso版图套件中，布局工程师只需点击一个按钮，Virtuoso IPVS在指定区域运行签核DRC检查，并在几秒钟内返回DRC结果。该工具在版图中将DRC结果作为标记显示，并在成熟工艺节点上提供至少15％的生产率提高，在先进工艺节点提高大于50％。

넶55 2018-05-11